DDR SDRAM

256MB, 512MB, 1GB Unbuffered SODIMM

Rev. 1.3 October 2003

SAMSUNG ELECTRONICS CO., Ltd. reserves the right to change products and specifications without notice.

200Pin Non ECC / ECC SODIMM based on 512Mb B-die (x8, x16)

Ordering Information

Operating Frequencies

Part Number

Density

Organization

Component Composition

Height

M470L3324BT0-C(L)B3/A2/B0

256MB

32M x 64

32Mx16 (K4H511638B) * 4EA

1,250mil

M470L6524BT0-C(L)B3/A2/B0

512MB

64M x 64

32Mx16 (K4H511638B) * 8EA

1,250mil

M470L2923BN0-C(L)B3/A2/B0

1GB

128M x 64

64Mx8 (K4H510838B) * 16EA

1,250mil

M485L3324BT0-C(L)B3/A2/B0

256MB

32M x 72

32Mx16 (K4H511638B) * 5EA

1,250mil

M485L6523BT0-C(L)B3/A2/B0

512MB

64M x 72

64Mx8 (K4H510838B) * 9EA

1,400mil

M485L2829BT0-C(L)B3/A2/B0

1GB

128M x 72

st.128Mx8 (K4H1G0738B) * 9EA

1,400mil

B3(DDR333@CL=2.5)

A2(DDR266@CL=2)

B0(DDR266@CL=2.5)

Speed @CL2

133MHz

100MHz

Speed @CL2.5

166MHz

133MHz

CL-tRCD-tRP

2.5-3-3

2-3-3

2.5-3-3

Feature

· Power supply : Vdd: 2.5V

0.2V, Vddq: 2.5V

0.2V

Double-data-rate architecture; two data transfers per clock cycle

· Bidirectional data strobe [DQ] (x4,x8) & [L(U)DQS] (x16)
· Differential clock inputs(CK and CK)
· DLL aligns DQ and DQS transition with CK transition
· Programmable Read latency 2, 2.5 (clock)
· Programmable Burst length (2, 4, 8)
· Programmable Burst type (sequential & interleave)
· Edge aligned data output, center aligned data input
· Auto & Self refresh, 7.8us refresh interval(8K/64ms refresh)
· Serial presence detect with EEPROM
· PCB : Height 1250 (mil), single (256MB), double(512MB, 1GB) sided

DDR SDRAM

256MB, 512MB, 1GB Unbuffered SODIMM

Rev. 1.3 October 2003

KEY

Pin Configurations (Front side/back side)

Note 1. * : These pins are not used in this module.
2. Pins 71, 72, 73, 74, 77, 78, 79, 80, 83, 84 are not used on x64(M470~ ) module, & used on x72(M485 ~ ) module.
Pin 95,122 are NC for 1Row module & used for 2Row module (M470L6524BT0, M470L2923BN0, M485L2829BT0).

Pin

Front

Pin

Front

Pin

Front

Pin

Back

Pin

Back

Pin

Back

1
3
5
7
9

13
15
17
19
21
23
25
27
29
31
33
35
37
39

41
43
45
47
49
51
53
55
57
59
61
63
65

VREF

VSS
DQ0
DQ1

VDD

DQS0

DQ2
VSS
DQ3
DQ8
VDD
DQ9

DQS1

VSS

DQ10

DQ11

VDD

CK0

/CK0

VSS

DQ16
DQ17

VDD

DQS2

DQ18

VSS

DQ19
DQ24

VDD

DQ25

DQS3

VSS

DQ26

67
69
71
73
75
77
79
81
83
85
87
89
91
93
95
97
99

101
103
105
107
109

111

113
115
117
119

121
123
125
127
129
131
133

DQ27

VDD

CB0
CB1
VSS

DQS8

CB2

VDD

CB3

VSS
CK2

/CK2

VDD

CKE1

A12

VSS

A7
A5
A3
A1

VDD

A10/AP

BA0
/WE

/CS0

*DU(A13)

VSS

DQ32
DQ33

VDD

DQS4

135
137
139
141
143
145
147
149
151
153
155
157
159
161
163
165
167
169
171
173
175
177
179
181
183
185
187
189
191
193
195
197
199

DQ34

VSS

DQ35
DQ40

VDD

DQ41

DQS5

VSS

DQ42
DQ43

VDD
VDD

VSS
VSS

DQ48
DQ49

VDD

DQS6

DQ50

VSS

DQ51
DQ56

VDD

DQ57

DQS7

VSS

DQ58
DQ59

VDD
SDA

SCL

VDDSPD

VDDID

2
4
6
8

10
12
14
16
18
20
22
24
26
28
30
32
34
36
38
40

42
44
46
48
50
52
54
56
58
60
62
64
66

VREF

VSS
DQ4
DQ5

VDD
DM0
DQ6

VSS
DQ7

DQ12

VDD

DQ13

DM1

VSS

DQ14
DQ15

VDD
VDD

VSS
VSS

DQ20
DQ21

VDD
DM2

DQ22

VSS

DQ23
DQ28

VDD

DQ29

DM3

VSS

DQ30

68
70
72
74
76
78
80
82
84
86
88
90
92
94
96
98

100
102
104
106
108

110
112
114
116
118

120
122
124
126
128
130
132
134

DQ31

VDD

CB4
CB5
VSS

DM8

CB6

VDD

CB7

*DU/(RESET)

VSS
VSS

VDD
VDD

CKE0

DU(BA2)

A11

VSS

A6
A4
A2
A0

VDD

BA1

/RAS
/CAS

/CS1

VSS

DQ36
DQ37

VDD
DM4

136
138
140
142
144
146
148
150
152
154
156
158
160
162
164
166
168
170
172
174
176
178
180
182
184
186
188
190
192
194
196
198
200

DQ38

VSS

DQ39
DQ44

VDD

DQ45

DM5

VSS

DQ46
DQ47

VDD

/CK1

CK1
VSS

DQ52
DQ53

VDD
DM6

DQ54

VSS

DQ55
DQ60

VDD

DQ61

DM7

VSS

DQ62
DQ63

VDD

SA0
SA1
SA2

Pin Description

Pin Name

Function

Pin Name

Function

A0 ~ A12

Address input (Multiplexed)

DM0 ~ DM7, DM8(for ECC) Data - in mask

BA0 ~ BA1

Bank Select Address

VDD

Power supply (2.5V)

DQ0 ~ DQ63

Data input/output

VDDQ

Power Supply for DQS(2.5V)

DQS0 ~ DQS8

Data Strobe input/output

VSS

Ground

CK0,CK0 ~ CK2, CK2

Clock input

VREF

Power supply for reference

CKE0~CKE1

Clock enable input

VDDSPD

Serial EEPROM Power
Supply ( 2.3V to 3.6V )

CS0~CS1

Chip select input

SDA

Serial data I/O

RAS

Row address strobe

SCL

Serial clock

CAS

Column address strobe

SA0 ~ 2

Address in EEPROM

Write enable

No connection

CB0 ~ CB7 (for x72)

Check bit(Data-in/data-out)

DDR SDRAM

256MB, 512MB, 1GB Unbuffered SODIMM

Rev. 1.3 October 2003

Notes:
1. DQ-to-I/O wiring is shown as recom-
mended but may be changed.
2. DQ/DQS/DM/CKE/CS relationships must
be maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms.

DQ0
DQ1
DQ2
DQ3

LDM
I/O 0
I/O 1
I/O 2
I/O 3

DQ4
DQ5
DQ6

DQ7

I/O 4
I/O 5
I/O 6

I/O 7

UDM

I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15

DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15

DQ8

DM0

LDQS

DQS0

DM1

DQS1

UDQS

A0 - A12

A0-A12: DDR SDRAMs D0 - D3

BA0 - BA1

BA0-BA1: DDR SDRAMs D0 - D3

RAS

RAS: SDRAMs D0 - D3

CAS

CAS: SDRAMs D0 - D3

CKE0

CKE: SDRAMs D0 - D3

WE: SDRAMs D0 - D3

Serial PD

SA0

SA1

SA2

SCL

SDA

D0 - D3

DDQ

D0 - D3

VREF

DDSPD

SPD

Clock Wiring

Clock

Input

SDRAMs

CK0/CK0

CK1/CK1

CK2/CK2

2 SDRAMs

DQ32
DQ33
DQ34
DQ35

LDM
I/O 0
I/O 1
I/O 2
I/O 3

DQ36
DQ37
DQ38

DQ39

I/O 4
I/O 5
I/O 6

I/O 7

UDM

I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15

DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47

DQ40

DM4

LDQS

DQS4

DM5

DQS5

UDQS

DQ16
DQ17
DQ18
DQ19

LDM
I/O 0
I/O 1
I/O 2
I/O 3

DQ20
DQ21
DQ22

DQ23

I/O 4
I/O 5
I/O 6

I/O 7

UDM

I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15

DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31

DQ24

DM2

LDQS

DQS2

DM3

DQS3

UDQS

DQ48
DQ49
DQ50
DQ51

LDM
I/O 0
I/O 1
I/O 2
I/O 3

DQ52
DQ53
DQ54

DQ55

I/O 4
I/O 5
I/O 6

I/O 7

UDM

I/O 8
I/O 9
I/O 10
I/O 11
I/O 12
I/O 13
I/O 14
I/O 15

DQ57
DQ58
DQ58
DQ60
DQ61
DQ62
DQ63

DQ56

DM6

LDQS

DQS6

DM7

DQS7

UDQS

FUNCTIONAL BLOCK DIAGRAM

256MB, 32M x 64 Non ECC Module (M470L3324BT0)

(Populated as 1 bank of x16 DDR SDRAM Module)

CK0/1/2

Card

Edge

D0/D2/Cap

Cap/Cap/Cap

R=120

D1/D3/Cap

Ð­Ð»ÐµÐºÑ‚Ñ€Ð¾Ð½Ð½Ñ‹Ð¹ ÐºÐ¾Ð¼Ð¿Ð¾Ð½ÐµÐ½Ñ‚: M485L3324BT0-CLA2

ÐÐ»ÐµÐºÑ‚Ñ€Ð¾Ð½Ð½Ñ‹Ð¹ ÐºÐ¾Ð¼Ð¿Ð¾Ð½ÐµÐ½Ñ‚: M485L3324BT0-CLA2